數位IC面試題目分享 - 面試

Table of Contents



有個朋友在美國工作 豬屎屋RD經驗約8年 電機碩畢


好像因為想要拚看看更高職等跑去面試別家

雖然我覺得他現在已經領很多了 好眼紅XD


不囉嗦上試題

1. 請解釋Vt 對功耗的影響以及為什麼

2. 請問有沒有做過P-min flow (解釋: 用VCD 給P&R tool 吃進去專門降低公耗的)
請問這樣做主要是有那些優點跟缺點? 缺點如何改善?

3. short circuit current 是什麼? 要選用什麼Vt會比較好?

4. 請問lib file裡面的什麼值會決定這個flop的setup time?

5. 在一個大的SoC裡面常常靠近邊緣的兩個flop會有很大的clock skew 有哪些原因?

6. 用latch 有什麼好處跟壞處?

7. Multibit flop有那些好處跟壞處? 如何取捨?


這些題目我覺得比較小眾 不是給剛畢業的人的職缺

他說好像還要面幾關 有跟我分享題目然後我剛好很閒的話再PO給大家了~









--

All Comments

Queena avatarQueena2021-05-07
不認識的人陌生應聘專用考題;認識的就星巴克聊聊offer
Eartha avatarEartha2021-05-09
雖然我不是相關的,還是推一下分享
Cara avatarCara2021-05-12
Hamiltion avatarHamiltion2021-05-17
有些東西二線豬屎屋的部門還摸不到,QQ
Lily avatarLily2021-05-21
沒一個看得懂 但還是幫你推= =
Dora avatarDora2021-05-21
靠近邊緣這啥翻譯? 原文是啥 leaf node?
Rachel avatarRachel2021-05-23
比較像面篇後段的工程師
Bennie avatarBennie2021-05-24
2是類似PA這種tool?不過PA吃的是fsdb
Olive avatarOlive2021-05-25
感覺偏類比或apr
Mary avatarMary2021-05-28
推推
Ula avatarUla2021-05-31
我也覺得騙偏APR跟類比
Vanessa avatarVanessa2021-06-02
感謝分享
Anonymous avatarAnonymous2021-06-02
Daniel avatarDaniel2021-06-06
有碰過整合的就知道吧
Skylar Davis avatarSkylar Davis2021-06-07
好文章! 這一些都是design會需要考慮的問題!
Hedda avatarHedda2021-06-09
碰過整合的才會,不是小眾
Annie avatarAnnie2021-06-11
這不是基本常識嗎