小叔於上星期五面試位於文化路的『產品測試工程師』一職，
先是筆試後面試，完成後就被帶去小房間等個10分鐘﹙下午4點多了﹚，
HR就說因為面試我的第二個主管在開會，所以今天的面試到此結束，
聽到這個回覆，心理涼了一半，唉～
隨後送上小禮物送我離開﹙痾……希望不是拍拍獎>.<﹚。
小叔想請問，多久會知道結果呢？
以下敘述一些面試流程為本版帶來一些微薄貢獻。
《小叔的背景》
私科電子碩畢業，4年測試廠PE經驗，1年多HTC PE，共5年。
《筆試》
如同精華區敘述的並沒有差太多，
提一個精華區沒有提到的，請敘述測試流程︰
測試流程分為CP和FT，CP測試流程為，載入Wafer透過ATE測試每顆Die，
Probe負責移動Wafer及紀錄Wafer Map；FT測試流程與CP略同，
不同的是Probe換成Handler，待測物換成已封裝完成的IC。
《面試》
會針對履歷表的工作經驗詢問，請有所準備。
--
先是筆試後面試，完成後就被帶去小房間等個10分鐘﹙下午4點多了﹚，
HR就說因為面試我的第二個主管在開會，所以今天的面試到此結束，
聽到這個回覆，心理涼了一半，唉～
隨後送上小禮物送我離開﹙痾……希望不是拍拍獎>.<﹚。
小叔想請問，多久會知道結果呢？
以下敘述一些面試流程為本版帶來一些微薄貢獻。
《小叔的背景》
私科電子碩畢業，4年測試廠PE經驗，1年多HTC PE，共5年。
《筆試》
如同精華區敘述的並沒有差太多，
提一個精華區沒有提到的，請敘述測試流程︰
測試流程分為CP和FT，CP測試流程為，載入Wafer透過ATE測試每顆Die，
Probe負責移動Wafer及紀錄Wafer Map；FT測試流程與CP略同，
不同的是Probe換成Handler，待測物換成已封裝完成的IC。
《面試》
會針對履歷表的工作經驗詢問，請有所準備。
--
All Comments