工程師

Analog RD對layout的了解程度 - 工程師

Dorothy avatarDorothy · 2014-03-07

Table of Contents


小弟入行四年 大都待在小design house

最近公司schedule壓的很緊 弄layout整合的又很菜

就被叫去一起幫看 whole-chip LVS

雖然以前LAB有學過design flow 不過對於解LVS還是不在行

但layout主管對於做design的不會解LVS 覺得不可思議

雖說 有些公司RD也是要自己畫layout

不過對於analog RD來說到底是必備的嗎?


--







--
工程師

All Comments

Frederica avatarFrederica2014-03-11
這個不會真的會被人家質疑你analog在做什麼的....
Selena avatarSelena2014-03-12
不是 也是會有專職的layout人員
George avatarGeorge2014-03-15
很多類比RD下對策而已
Harry avatarHarry2014-03-16
但有bug你不會看 layout人員更無解
Ula avatarUla2014-03-19
解lvs 跟會layout本質上不一樣八..除非你說的layout
指的是開laker畫的話..是沒錯啦
Zenobia avatarZenobia2014-03-23
老實說這東西很吃tool跟經驗
Blanche avatarBlanche2014-03-28
小弟指的會layout是可以自己畫 自己debug
Necoo avatarNecoo2014-03-30
解lvs不是去看指令?這需要designer自己解?不是巴?!
Lucy avatarLucy2014-03-31
雖然說如果熟CAD tool的lvs語法可以幫忙 但要RD跳下去也太..
Wallis avatarWallis2014-04-02
他說whole chip 也就是說 把個別lay的合起來時會有lvs err?
Adele avatarAdele2014-04-07
個別的都pass。全部連完有error 好像還有很多線short
Blanche avatarBlanche2014-04-08
還有甚麼好說的 作integration那個太廢 文章都講惹菜鳥
Christine avatarChristine2014-04-11
叫他一條一條自己去查阿 馬的 designer地位很高的
Adele avatarAdele2014-04-15
designer地位很高?? 只能說工作多年看下來，職位沒什麼
Caitlin avatarCaitlin2014-04-16
尊卑，沒後端support靠designer能幹嘛?大家都是小螺絲
Hazel avatarHazel2014-04-18
其實要看老板 但多半的design house 很挺Designer
Elizabeth avatarElizabeth2014-04-18
各部門都要優先支援RD
Edward Lewis avatarEdward Lewis2014-04-20
designer地位如何是靠你的專業和能力累積出來的，而不
Joseph avatarJoseph2014-04-21
是自我膨脹自認為高人一等。 這樣遲早被後端的人修理
Sarah avatarSarah2014-04-21
術業有專攻，先進製程layout,有多少designer能自己做?
Ursula avatarUrsula2014-04-22
layout人員要解掉LVS error吧，有經驗的會跟你說是layout
有問題還是schematic有錯誤
Callum avatarCallum2014-04-24
現在EDA tool都蠻聰明的，LVS error方向抓不出是誇張點
但夠專業的analog RD應該可以看出端倪提供線索
Una avatarUna2014-04-27
每一代tool版本不一樣吧　即便當學生換了一個版本就要適應
突然出問題要找完全是吃經驗　跟程度半點關係都沒有
Hedy avatarHedy2014-05-01
難道你要expect那些國際大咖教授知道
出現0個錯很可能表示你把VDD跟GND連在一起了...
Yuri avatarYuri2014-05-04
analog RD去抓whole chip lvs error? 真的頗ㄏ
都入行四年惹該有的價值能力擺在正確位置才對
Jacky avatarJacky2014-05-09
沒有甚麼自我膨脹高人一等喇 先進製程layout也就比較複雜
是說whole chip layout又不是叫你去搞那種dummy還pitch rule
Genevieve avatarGenevieve2014-05-11
林盃layout engineer看多惹喇 專業? 顆顆
Megan avatarMegan2014-05-13
哀 都出來混那摸多年惹 上網又何必假掰呢 ㄎㄎ
Andy avatarAndy2014-05-15
既然術業有專攻,layout解自己工作上的問題不是應該的嗎?
Zenobia avatarZenobia2014-05-16
而不是要找人來幫忙,別人幫不了又反過來質疑別人不行
說到底這是誰的責任 誰的業務範圍?
Kristin avatarKristin2014-05-18
whole chip lvs能出問題的點太多了，叫cad team 的人一起
看比較實在
Ophelia avatarOphelia2014-05-20
就遇過sram的spice 出現scale, std cell沒有，單位對不起
來，結果report檔幾百mb,還顯示一堆connection error,這你
Jacky avatarJacky2014-05-23
從頭一條一條看，看一年也看不出來，如果各block單獨驗都沒
問題，叫cad的人幫忙看會比較快，這不是layout出錯的機會
很大
Ethan avatarEthan2014-05-27
查lvs就用hcell的方式檢查,之後一層層往上檢查
Joe avatarJoe2014-05-28
我們公司的design都沒給過正確的SPI,每次我都自己改給他們
Sarah avatarSarah2014-05-29
小弟在敝司待六年 還沒被layout叫去解LVS過
Puput avatarPuput2014-06-02
LVS當然是畫的那個人解呀 誰知道你在鬼畫符什麼
Carol avatarCarol2014-06-04
Sub block就算了 whole chip就頗ㄏ
Hamiltion avatarHamiltion2014-06-07
看一下可以,叫designer解就太過份,誰知道你鬼畫符是畫啥
Mason avatarMason2014-06-10
RD一定看得懂layout在畫什麼，有些較敏感訊號要特別處理
Steve avatarSteve2014-06-14
比較常遇到spice寫錯或layout device畫錯
Hazel avatarHazel2014-06-18
是我會很開心可以多學東西，RD多懂東西總是好的
Rosalind avatarRosalind2014-06-22
哪一家類比RD..需要自己畫layout..說來聽聽..Orz
Hardy avatarHardy2014-06-25
<---自己排layout的RD ... 還要幫忙看 DRC/LVS @@
Frederica avatarFrederica2014-06-26
其實強的Analog RD是都要會的，你是台清交畢業的學生嗎？
Jake avatarJake2014-06-30
先看lvs error~是線路不對還是device對不到
Catherine avatarCatherine2014-07-02
我覺得 layout 沒辦法找到 lvs 的錯誤這一點本身有點誇
張