Design Verification 有相關的入門書嗎!? - 工程師

各位科技板上的大大你們好...

小弟是剛步入社會沒多久的菜鳥一隻..

日前有幸錄取了驗證工程師一職...

不過小弟本身是電路設計出身..

對於 SystemVerilog 跟 UVM 可說是完全沒有接觸過...

所以想請教一下板上的大大們..

有沒有推薦的關於 Design Verification 的入門書可供學習及參考!?

謝謝^^

--
◣ ◢ HEY~~~HEY~~~CHAAAAARLIE~!
　 。。。。。 ◢ ▁ ◣ ⊙ ⊙
⊙ .◣ ▼▼▼▼
ㄟ◥ ㄧ◤ \▲▲▲▲
φ ◢ . \ . δ
./ㄨ \\/ˊ◥▄▄◤ \|/ㄑ ( ︶ ˋ\///\/. by Armour@joke

--