產業振興計劃為延續摩爾定律鋪路 - 工程師

※ [本文轉錄自 Stock 看板 #1RNn_21J ]

作者: Zoanthropy ($$) 看板: Stock
標題: [新聞] 產業振興計劃為延續摩爾定律鋪路
時間: Mon Jul 30 22:24:58 2018


1.原文連結：
※過長無法點擊者必須縮網址

https://www.eettaiwan.com/news/article/20180730NT01-Moores-Law-China-Team-USA

http://tinyurl.com/ybszbbw4


2.原文內容：

From EET Taiwan https://www.eettaiwan.com/

產業振興計劃為延續摩爾定律鋪路

2018年7月30日Rick Merritt, EE Times矽谷採訪中心主任

為了因應半導體產業面臨的兩項共同挑戰——摩爾定律的式微以及中國的崛起，預計在未
來五年內，美國將積極為其「電子產業振興計劃」(ERI)計劃投入高達15億美元，扶植廣
泛的電子產業研究。

美國國防部(DoE)正積極推動一項22億美元的「電子產業振興計劃」(ERI)計劃，以扶植廣
泛的電子產業研究。據日前一場ERI高峰會(ERI Summit)的發言人指出，儘管摩爾定律
(Moore’s Law)的腳步放緩，但由於各種因應CMOS微縮的替代方案推陳出新，晶片領域仍
將持續進展。

為了因應業界面臨的兩項共同挑戰——摩爾定律的式微以及中國的崛起，預計在未來五年
內，美國將陸續為ERI的各項研究計劃投入價值15億美元的經費。

美國國防部系統工程副助理部長Kristen Baldwin說：「我們希望調整業界的共同需求，
以挑戰中國成為下一代半導體產業領導者的期望。此外，美國國防部希望能扭轉威脅當今
半導體生態系統的發展態勢，同時降低半導體技術的障礙。」


美國白宮提出22億美元用於資助一項為期五年的計劃，其目標有四：為ERI等各種研究計
劃提供更多資金、為軍事和商業用戶建立聯合創新中心、擴大政府取得可靠晶片供應的來
源，以及從人工智慧(AI)處理器、精確導航與時脈晶片到電子戰等領域加速軍事現代化計
劃。

美國國防部將於8月宣佈其首座晶片創新中心，將用於打造快速、安全的晶片設計。目前
正積極透過集思廣義尋求新方法，以確保並驗證可靠的晶片供應，「促進安全標準作為資
料服務和醫療電子等領域的[商業]差異化因素」。

目前，美國軍方缺少可靠的14奈米(nm)製程技術和2.5D晶片封裝來源，但這兩種技術已廣
泛用於高階商業產品。

國防部先進研究計畫署(DARPA)負責ERI計劃的William Chappell說：「這是自貝爾實驗室
(Bell Labs)發明電晶體以來，國防部第一次無法取得最新技術。這一機制被打破了，我
們必須儘快使其結合在一起。」

英特爾(Intel)的一位高層表示，政府對於無法確保安全的可靠來源設下了太多限制，例
如要求所有的晶圓廠人員都必須是美國公民。格芯(Globalfoundries)的一位經理則指出
，目前在紐約廠的14nm製程與三星(Samsung)之間仍在一些難以解決的業務糾結。

Mentor Graphics執行長Wally Rhines表示，商業用戶並不想為EDA供應商目前可提供的安
全特性付出代價。「要改變這種情況可能還得費一番功夫。」

在產出科學與工程學的畢業生和博士學位方面，中國均處於全球領先地位，但在引用技術
論文方面仍然落後於美國。不過，Rhines和Chappell都坦言中國政府在扶植半導體產業方
面斥資百億美元，這是美國政府所不及之處。

Rhines在一次採訪中告訴Chappell：「我們必須更智慧的執行任務，並找到對的問題，因
為我們永遠趕不上[中國]的龐大投資資金，所以必須以現有資源做更多的工作。」

20180730_ERI_NT01P1Rhines強調，中國扶植半導體產業的龐大投入較美國更高得多...

從晶片藍圖看未來的「嚴峻考驗」

Alphabet董事會主席John Hennessy直接點出在設計未來處理器時將會面對的問題，他形
容「那是一項十分嚴峻的挑戰」。

「我們目前所使用的技術在本質上缺乏效率，而且隨著時間的進展還會更加嚴重。」
Hennessy詳述Denard微縮理論的終結以及諸如快取記憶體等基本概念的侷限。「誰知道我
們有一天還得放慢微處理器的速度或關閉核心，才不至於使其過熱呢？這是在10年前或20
年前沒人會相信的事。」

例如，他指出，工程師也許「可以打造一款功耗為295W的96核心4.9GHz處理器，但即使是
在大型資料中心，也必須設法排除大量的熱。所以，如果你需要保持在200W或更低功耗，
也許你只能承擔得起65核心或甚至更低核心的作業。」

Hennessy呼籲採用一種全新的硬體、軟體和設計工具途徑。「更快速地執行以及重塑自我
是唯一的前進方向。」

具體來說，他呼籲特定應用的專用處理器——即加速器——應該以其所服務的特定領域語
言和演算法共同開發。繪圖和神經網路加速器是第一批獲得動能的新晶片。他並補充說，
他們需要配合專有的編程工具，如OpenGL (繪圖)、TensorFlow (深度學習)和P4(通訊)等
。

此外，「我們還需要在設計成本方面取得突破，就像在1980與1990年代時一樣…我們已經
取得合成的能力了…想像有一天完成一項專案時在硬體開發所花的時間就像軟體開發一樣
…。」

20180730_ERI_NT01P2Hennessy告訴與會者，我們需要更快速地執行並重塑自我

Nvidia首席科學家Bill Dally同意這個看法。他說：「摩爾定律已死，加速器就是未來！
」他舉例說明自己曾經協助設計一款加速器用於基因測序的效率，以及Nvidia最新的GPU
——即如今包括多重乘積陣列的張量核心，可用於加速深度學習任務。

通常，設計應該先將工作負載映射到硬體，並留意資料位置等問題。他並補充說，硬體則
應該採用一連串的加速器區塊來完成特定任務。

英特爾首席技術專家Mike Mayberry在另一場主題演講中賦予摩爾定律一個更加精確傳神
的比喻。「摩爾定律是有關每功能成本更低的整合，而且仍在持續進行中——但我們無法
再採用這項技術來實現這一目標了。」他指的是新的材料、元件和封裝方法。他將x86等
通用處理器描述為海洋，而加速器則是「必須足夠大的島嶼」，才足以為其所衍生的技術
帶來生機。

20180730_ERI_NT01P3Hennessy表示，英特爾的x86處理器性能越來越低於摩爾定律預測

斥重資投入先進研發計劃

DARPA在此次活動中宣佈為40多項研究計劃提供超過3.2億美元的贊助，其中有許多是相對
較小的大學研究計劃。但整體而言，業界高層都看好這些研究計劃，但有些人指出，他們
需要加快行動速度，才能獲得更多資金，並且更加清楚結果如何導入商用化產品的路徑。

3DSoC計劃獲得了最高約6,100萬美元，用於開發一種打造更快速元件的方法——讓元件速
度較當今以7nm晶圓產線生產2.5D堆疊更快50倍的方法。該研究團隊將試圖在晶圓上整合
史丹佛大學(Stanford University)的低溫碳奈米管FET與麻省理工學院(MIT)開發的非揮
發性電阻式RAM記憶體，該晶圓採用Skyworks明尼蘇達州晶圓廠的90nm製程製造。

如果成功了，它們將展現可觀的元件良率——結合可重用的製程設計套件和喬治亞理工學
院(Georgia Tech)的EDA流程。但其最大的挑戰在於使上層元件在CMOS相容製程中保持400
°C以下，其中包括1000°C的退火步驟。

另一項名為FRANC的計劃則著眼於打造新一代記憶體，使其較現有的嵌入式SRAM和DRAM速
度更快，也更密集。它們將用於神經網路處理器版本。

美國伊利諾伊大學(University of Illinois)、Globalfoundries和Raytheon Missile
Systems則將獲得830萬美元，共同開發基於MRAM的處理器；應用材料(Applied
Materials)公司將與Arm合作，進行一項價值670萬美元的RAM相關計劃；而HRL Labs也獲
得了340萬美元，用於研發基於憶阻器的晶片。

美光(Micron)先進運算副總裁Steve Pawlowski表示，「當今的記憶體技術是在1960-1970
年代開發的——它們需要經過一段時間的發展。」因此，該公司將致力於研究一種採用系
統級封裝(SiP)的DRAM計劃。

「啟動一個DRAM單元需要1.25皮焦耳/位元的功耗，而且這一數字並不會再降低了——它
已經達到底線了。」他補充說，美光研究了多種融合記憶體與運算的途徑，包括將智慧加
進感測放大器中。

Nvidia則憑藉軟體定義硬體的計劃取得了2,270萬美元的資助。該計劃目標在於定義能作
業於密集或稀疏矩陣的可重配置運算陣列。

英特爾和高通(Qualcomm)分別獲得了450萬美元和200萬美元，積極打造可重配置的處理器
技術。Systems and Technology Research獲得550萬美元，用於開發基於資料的即時編譯
器。

20180730_ERI_NT01P43DSoC計劃目標是將碳奈米管FET與ReRAM整合於90nm基板上

另一項計劃目標在於提供低功耗的加速器SoC，它大致上分為兩個主要項目。亞利桑那州
立大學(Arizona State)獲得1,740萬美元，與Arm合作開發軟體定義無線電晶片。IBM則獲
得1,470萬美元，用於為自動駕駛車定義編程加速器的方法。

編程的複雜性一直困擾著前端、高度平行的晶片。DARPA計劃經理Tom Rondeau在早期的軟
體定義無線電計劃中採用了IBM的Cell微處理器架構。他說，這種多核心晶片「讓我們感
到振奮......但[因為缺乏工具]我們花了很長時間才搞清楚如何使用......而當問題解決
時，英特爾已經開發出新的處理器了，但我們也知道了他們的工具。」

DARPA在設計自動化大會(DAC)發佈了兩項與EDA相關的計劃。Cadence獲得最高的2,410萬
美元，使用機器學習設計用於類比、封裝和電路板的自動佈局產生器。

Arm、加州大學聖地亞哥分校(U.C. San Diego)和高通則將參與一項耗資1,130萬美元的計
劃，利用機器學習為數位晶片設計開放來源的自動佈局產生器。明尼蘇達大學
(University of Minnesota)則獲得530萬美元，用於設計類似的類比電路工具。

DARPA還介紹了幾個即將完成的半導體研究計劃最新進展，並表示將在今年秋季發佈一些
新的計劃及其成果。

編譯：Susan Hong

(參考原文：Moore’s Law, China vs. Team USA，by Rick Merritt)

3.心得/評論：
※必需填寫滿20字
無線電計劃中採用了IBM的Cell微處理器架構。他說，這種多核心晶片「讓我們感
到振奮......但[因為缺乏工具]我們花了很長時間才搞清楚如何使用......而當問題解決
時，英特爾已經開發出新的處理器了，但我們也知道了他

--