系統設計工程師=FPGA驗證? - 工程師

Suhail Hany avatar
By Suhail Hany
at 2013-08-18T22:30

Table of Contents

前輩們好, 我最近接到台廠design houre面試邀請, 但不太懂工作內容想請教,職缺是:

[系統設計工程師]
Camera SoC系統開發與驗證等工作
具2年以上Camera軟硬體系統開發經驗為佳
應徵條件:大學以上,電機、電機與控制、自動控制、通訊工程、電信、電子相關科系

我之前是寫手機driver, 對這塊不太熟悉, 但很想進這家公司, 想多請教前輩的看法,
希望面試會更順利 ^^


查了資料後,"我猜" 主要任務為FPGA驗證, 也就是:
1. 在 SoC designer 寫好 Verilog 之後, 著手驗證 FPGA, 需要非常熟悉 SoC spec.,
接著寫c code燒錄到FPGA驗證各功能, 撰寫test plan, test case, 製作測試報告
2. 須熟悉 EDA tool (網路查到有Synopsy/cadence, POWERPCB/PROTEL/ORCAD)
3. 須熟悉 C/C++, Matlab, Perl, Tcl, SV, systemC
4. 需有電路設計概念

以上需求,除了C/C++之外都不會(怎麼會找我面試阿 >.<),不知這樣猜測正確嗎?
如果轉到 FPGA 驗證工作, 是否有 SW RD 轉 SW QA 的感覺呢 (因為偏驗證工作),
另外想請問,我的driver背景對此職缺有幫助嗎?

以上...謝謝大家..

--

jannine:幹嘛想那麼多...把公司名po出來就有人告訴你答案了 08/18 23:50
其實我的疑問是職缺不是公司耶

plsung:我也是做FPGA驗證,不過我要用verdi debug接線打通FPGA版RTL 08/18 23:56
plsung:simulation提供designer debug,還要繞identify幫designer抓 08/18 23:58
plsung:訊號出來看,或改RTL拉訊號出來接scope給designer看,還要繞 08/19 00:00
plsung:繞fpga image給軟體驗firmware... 08/19 00:01
plsung:因為要跑simualation,還是要trace RTL看chip的power sequen 08/19 00:05
plsung:e的FSM,reset sequence和ASIC/FPGA的clock tree架構... 08/19 00:06
plsung:不過我的工作只做驗證,是不能動ASIC版的RTL...滿鳥的工作 08/19 00:09
plsung:有時軟體RD無法讓firmware帶起FPGA image,還要猜firmware死 08/19 00:13
plsung:在哪一段code來判斷是合成參數不對還是記憶體size繞不對... 08/19 00:14
plsung:最慘是當最新版RTL進來,一個禮拜繞不出軟體RD可帶firmware 08/19 00:18
plsung:的FPGA image就準備被軟體和PM開會痛罵... 08/19 00:18
plsung:所以當RTL進版的一個禮拜每天繞FPGA到半夜兩三點就為了隔天 08/19 00:21
plsung:有image可以試...才一年肝指數膽固醇高血壓全冒出來... 08/19 00:23
lave70:pl大 早點休息囉 明天還要上班 08/19 00:23
analyzer:p大做的我們公司就hw designer通包,hw包FPGA/ASIC驗證 08/19 11:02
analyzer:identify自己抓要不就抓給FW看,看來是我們chip太小顆 08/19 11:03
gigli:plsung家的designer好懶,或是說很爽,是M的當紅炸子雞部門嗎? 08/19 21:47
plsung:不是M,因為chip大所以分工割得比較細,designer們爽是因為打 08/20 00:00
plsung:雜的事都被我們部門包下了... 08/20 00:01
plsung:designer爽自然流動率低,我因為只做打雜每天想走卻因為沒有 08/20 00:05
plsung:做到design要換工作變很困難... 08/20 00:06
plsung:一是年紀大,二是像C或C++也沒熟到可以只做系統驗證... 08/20 00:17
jannine:同一間公司不同bu的SD都不太一樣了,更何況不同公司.. 08/20 02:06
macotolui:pls大的工作內容跟我蠻像~不過我還要兼做IP就是... 08/20 11:52
gigli:我倒覺得如果只會寫verilog/simulation,看waveform debug 08/20 21:19
gigli:這樣的designer,替代性很高沒有什麼競爭力,不過沒有要換工作 08/20 21:20
gigli:就沒有競爭力的問題就是了 08/20 21:20
我還以為請問 designer 的工作就是這樣...有競爭力的 designer 需要甚麼技能呢?
※ 編輯: canxx 來自: 124.8.121.83 (08/20 22:36)


All Comments

Callum avatar
By Callum
at 2013-08-19T09:47
幹嘛想那麼多...把公司名po出來就有人告訴你答案了
Hedda avatar
By Hedda
at 2013-08-21T05:59
我也是做FPGA驗證,不過我要用verdi debug接線打通FPGA版RTL
Hedwig avatar
By Hedwig
at 2013-08-22T21:16
simulation提供designer debug,還要繞identify幫designer抓
Rachel avatar
By Rachel
at 2013-08-27T07:55
訊號出來看,或改RTL拉訊號出來接scope給designer看,還要繞
Yedda avatar
By Yedda
at 2013-08-28T18:07
繞fpga image給軟體驗firmware...
Mia avatar
By Mia
at 2013-08-30T08:02
因為要跑simualation,還是要trace RTL看chip的power sequen
Frederic avatar
By Frederic
at 2013-09-02T03:36
e的FSM,reset sequence和ASIC/FPGA的clock tree架構...
Ina avatar
By Ina
at 2013-09-07T02:48
不過我的工作只做驗證,是不能動ASIC版的RTL...滿鳥的工作
Sarah avatar
By Sarah
at 2013-09-10T20:55
有時軟體RD無法讓firmware帶起FPGA image,還要猜firmware死
Caitlin avatar
By Caitlin
at 2013-09-12T17:01
在哪一段code來判斷是合成參數不對還是記憶體size繞不對...
Dinah avatar
By Dinah
at 2013-09-17T14:55
最慘是當最新版RTL進來,一個禮拜繞不出軟體RD可帶firmware
的FPGA image就準備被軟體和PM開會痛罵...
Kelly avatar
By Kelly
at 2013-09-22T01:03
所以當RTL進版的一個禮拜每天繞FPGA到半夜兩三點就為了隔天
Ida avatar
By Ida
at 2013-09-25T17:44
有image可以試...才一年肝指數膽固醇高血壓全冒出來...
Oliver avatar
By Oliver
at 2013-09-30T10:19
pl大 早點休息囉 明天還要上班
Agnes avatar
By Agnes
at 2013-10-04T16:38
p大做的我們公司就hw designer通包,hw包FPGA/ASIC驗證
Yuri avatar
By Yuri
at 2013-10-07T14:58
identify自己抓要不就抓給FW看,看來是我們chip太小顆
Olga avatar
By Olga
at 2013-10-11T14:47
plsung家的designer好懶,或是說很爽,是M的當紅炸子雞部門嗎?
Frederica avatar
By Frederica
at 2013-10-12T20:39
不是M,因為chip大所以分工割得比較細,designer們爽是因為打
Belly avatar
By Belly
at 2013-10-17T02:15
雜的事都被我們部門包下了...
Edith avatar
By Edith
at 2013-10-19T17:04
designer爽自然流動率低,我因為只做打雜每天想走卻因為沒有
Sandy avatar
By Sandy
at 2013-10-22T10:02
做到design要換工作變很困難...
Zanna avatar
By Zanna
at 2013-10-23T13:41
一是年紀大,二是像C或C++也沒熟到可以只做系統驗證...
Ivy avatar
By Ivy
at 2013-10-25T20:51
同一間公司不同bu的SD都不太一樣了,更何況不同公司..
Caitlin avatar
By Caitlin
at 2013-10-28T07:09
pls大的工作內容跟我蠻像~不過我還要兼做IP就是...
Oliver avatar
By Oliver
at 2013-11-01T19:02
我倒覺得如果只會寫verilog/simulation,看waveform debug
Lucy avatar
By Lucy
at 2013-11-03T12:02
這樣的designer,替代性很高沒有什麼競爭力,不過沒有要換工作
就沒有競爭力的問題就是了

請問綠能科技的待遇?

Thomas avatar
By Thomas
at 2013-08-18T21:22
請問一下綠能科技[桃園觀音]提供的員工宿舍如何? 會不會品質很差呢? 我是打算住外面...不知道有沒有人知道好不好 星期二就要報到了.......... 謝謝� ...

關於思渤科技(CYBERNET)

Queena avatar
By Queena
at 2013-08-18T21:03
各位好,小妹職場菜鳥第一PO,請不吝指教^^ 因為近日收到and#34;思渤科技(CYBERNET)and#34;的面試邀請, 但爬了一下文+google後,只有一篇有提到這間公司O口Q... ...

科技新貴??

Rebecca avatar
By Rebecca
at 2013-08-18T21:03
現在科技新貴比較像是最新的「諷刺」字眼 因為根本沒有股票分紅啦,要怎麼鍍金? 我同學在GG整天在跟我靠杯,分紅一年比一年少 每天9-10點下班�� ...

台郡 品管工程師

James avatar
By James
at 2013-08-18T19:52
不好意思想要藉由之前的舊文請益一下。 日前收到了台郡科技關於SQE工程師職位的面試通知。 在電話中詢問人資,該職位的job function主要在於『稽核� ...

正文科技MES工程師

Ophelia avatar
By Ophelia
at 2013-08-18T19:26
各位前輩好,小弟有幸錄取正文科技MES工程師,面試中從主管那邊得知, 該職務除開發新版MES外,還需維護舊版ShopFlow,平均工時約8.5~9小時。 想請問�� ...