關於測試工程師的疑問(Q系列) - 工程師
By Sierra Rose
at 2014-10-03T13:46
at 2014-10-03T13:46
Table of Contents
※ 引述《ifelseking (萬事皆可達)》之銘言:
: 晚安
: 小弟目前碩二在找研發替代役
: 目前僅拿到一個測試工程師的口頭offer
: 因為小弟我主要寫C/C++
: 本對於未來設定在RD
: 無奈投工作RD相關都是以讀不回(104)
: 邀約面試目前4家也都是測試工程師職位(信心打擊很大)
: 爬過文 心得如下
: 1. 第一份工作不要做Q
: 2. Q = 免洗
: 3. Q可能變為"助理",run程式
: 4. 眾多前輩說後悔做Q
: 5. 一日測試終身測試
: 也問過三個業界前輩(是認識很熟那種)
: 1. (40歲)資深系統工程師: 你別太小看測試工程師,Q跟RD一樣重要,但台灣不重視Q
: 2. (30歲)半導體界前輩 : 通常好的測試是非常資深的RD過去的,因為他懂整體架構
: ,哪裡出錯了可以明確點出問題,你一個新人甚麼都不懂
: 去做測試,很有可能就是幫忙跑迴圈而已,在台灣普遍不
: 重視Q,真要做Q就去外商吧,但是是你的人生,我真的不
: 能給你確切的建議
: 3. 同窗(比較早工作) : 我們公司很重視Q,昨天才被擋回來耶呵呵,超龜毛
: (上述話語並非完整原文,但意思是這樣)
: 是想問說
: 在各位的眼中的測試工程師
: 到底是甚麼的一個樣子除了上述之外
: 希望前輩可以給小弟些經驗分享
: 謝謝各位前輩了
我不知道你的Q 是Q 在那
但以SoC這一塊來說, SW Q其實很值錢.
這麼畫流程圖好了.
┌→FPGA stage
│ ↓↑ (Design phase)
│ SW chip verification (現在徵的大多要會UVM, 可在104找)
│ ↓ (Pass)
│ TSMC test chip tapeout ($ 大概 1~10M NTD/次要)
│ ↓
└─SW/HW Chip verification (SW在自動化test tools)
↓ (Pass)
TSMC 量產 (請自己估多少金額)
↓
發貨給下游
當然還有其他Q啦. Analog也暫時不討論.
像Chip Verification完還有System verification, 這只是個大概.
今天這家公司的Q 不強, 關係能省多少成本.
第一個階段的Q 都沒Q 到問題,
那就反覆試產, 有時燒個十幾億也是常有.
第二個階段的Q 都沒Q 到問題. 那這家公司就慘了....
有問題來個出貨全回收會賠到脫褲.
賣越多賠越慘.
Q 可以看很深.
以Design phase SW Q那段來看, 自己去download UVM 的一些教程或spec.
(UVM是open source的, google一定有spec.)
他是用C++去寫一個模擬HW的測試環境.
上面可以疊driver, OS. 下面接的是自家的FPGA或其他.
再加上你要懂上下對應的Spec.
如MIPI, SDIO, xHCI.....等.
真的通的人1M/Year是沒問題的, 因為這門檻不低.
SW, HW, SYSTEM.... 就夠你煩了.
Q 在自動化那段的也值不少錢.
不過這邊大多是有前人留下成熟的code.
只要維護就好.
除非是新公司或開新的平台要測.
那就真的夠嗆了.
但就算你拿現有的tools改也是很需要時間.
我提的二個Q 都是有一定規模的公司才會去徵的.
草創的公司有不少都叫Designer自己去Q.
(當然我也知道有幾間公司開了很久還是叫Designer自己去Q...)
這領域踏入的人不多就算了, 真的強又更少, 可以handle整個Project的人又....
所以別太擔心沒發展, 先擔心你有沒有這能力做到很強吧!
--
Sent from my Android
--
: 晚安
: 小弟目前碩二在找研發替代役
: 目前僅拿到一個測試工程師的口頭offer
: 因為小弟我主要寫C/C++
: 本對於未來設定在RD
: 無奈投工作RD相關都是以讀不回(104)
: 邀約面試目前4家也都是測試工程師職位(信心打擊很大)
: 爬過文 心得如下
: 1. 第一份工作不要做Q
: 2. Q = 免洗
: 3. Q可能變為"助理",run程式
: 4. 眾多前輩說後悔做Q
: 5. 一日測試終身測試
: 也問過三個業界前輩(是認識很熟那種)
: 1. (40歲)資深系統工程師: 你別太小看測試工程師,Q跟RD一樣重要,但台灣不重視Q
: 2. (30歲)半導體界前輩 : 通常好的測試是非常資深的RD過去的,因為他懂整體架構
: ,哪裡出錯了可以明確點出問題,你一個新人甚麼都不懂
: 去做測試,很有可能就是幫忙跑迴圈而已,在台灣普遍不
: 重視Q,真要做Q就去外商吧,但是是你的人生,我真的不
: 能給你確切的建議
: 3. 同窗(比較早工作) : 我們公司很重視Q,昨天才被擋回來耶呵呵,超龜毛
: (上述話語並非完整原文,但意思是這樣)
: 是想問說
: 在各位的眼中的測試工程師
: 到底是甚麼的一個樣子除了上述之外
: 希望前輩可以給小弟些經驗分享
: 謝謝各位前輩了
我不知道你的Q 是Q 在那
但以SoC這一塊來說, SW Q其實很值錢.
這麼畫流程圖好了.
┌→FPGA stage
│ ↓↑ (Design phase)
│ SW chip verification (現在徵的大多要會UVM, 可在104找)
│ ↓ (Pass)
│ TSMC test chip tapeout ($ 大概 1~10M NTD/次要)
│ ↓
└─SW/HW Chip verification (SW在自動化test tools)
↓ (Pass)
TSMC 量產 (請自己估多少金額)
↓
發貨給下游
當然還有其他Q啦. Analog也暫時不討論.
像Chip Verification完還有System verification, 這只是個大概.
今天這家公司的Q 不強, 關係能省多少成本.
第一個階段的Q 都沒Q 到問題,
那就反覆試產, 有時燒個十幾億也是常有.
第二個階段的Q 都沒Q 到問題. 那這家公司就慘了....
有問題來個出貨全回收會賠到脫褲.
賣越多賠越慘.
Q 可以看很深.
以Design phase SW Q那段來看, 自己去download UVM 的一些教程或spec.
(UVM是open source的, google一定有spec.)
他是用C++去寫一個模擬HW的測試環境.
上面可以疊driver, OS. 下面接的是自家的FPGA或其他.
再加上你要懂上下對應的Spec.
如MIPI, SDIO, xHCI.....等.
真的通的人1M/Year是沒問題的, 因為這門檻不低.
SW, HW, SYSTEM.... 就夠你煩了.
Q 在自動化那段的也值不少錢.
不過這邊大多是有前人留下成熟的code.
只要維護就好.
除非是新公司或開新的平台要測.
那就真的夠嗆了.
但就算你拿現有的tools改也是很需要時間.
我提的二個Q 都是有一定規模的公司才會去徵的.
草創的公司有不少都叫Designer自己去Q.
(當然我也知道有幾間公司開了很久還是叫Designer自己去Q...)
這領域踏入的人不多就算了, 真的強又更少, 可以handle整個Project的人又....
所以別太擔心沒發展, 先擔心你有沒有這能力做到很強吧!
--
Sent from my Android
--
All Comments
By Elma
at 2014-10-05T10:57
at 2014-10-05T10:57
By Bethany
at 2014-10-09T10:31
at 2014-10-09T10:31
By Rachel
at 2014-10-14T06:27
at 2014-10-14T06:27
Related Posts
請問聯發科工作內容(WCN/SE1/CS7
By Mary
at 2014-10-03T13:46
at 2014-10-03T13:46
啟碁-資訊工程師
By Callum
at 2014-10-03T13:30
at 2014-10-03T13:30
周永明證實:宏達電重返代工
By Rebecca
at 2014-10-03T13:26
at 2014-10-03T13:26
台塑南亞新港租屋問題
By Hedy
at 2014-10-03T13:03
at 2014-10-03T13:03
台南北儒精密
By Jack
at 2014-10-03T12:06
at 2014-10-03T12:06