Intel推出新晶片封裝技術:Co-EMIB、ODI - 工程師
By Linda
at 2019-07-11T11:17
at 2019-07-11T11:17
Table of Contents
Intel推出新晶片封裝技術:Co-EMIB、ODI、MDIO
新聞來源:https://bit.ly/2NOewgB
本文:
英特爾於2019年7月9日SEMICON West會議上展示了新封裝技術,包括崁入式多晶片互連橋
接(Embedded Multi-Die Interconnect Bridge, EMIB)和Foveros結合的新用途、以及全
新的全方向互連(Omni-Directional Interconnect, ODI)技術。
封裝技術是允許多個製程共同參與於各種計算引擎當中,儘管其性能參數類似單個晶片,
但該平台卻可以超越其尺寸的限制。因此,英特爾的產品涵蓋了2D和3D的方式。
英特爾在SEMICON West公布的三種新技術,包括:
Co-EMIB:結合2D和3D堆疊技術,可能會首次用作連接Aurora超級計算機中CPU和GPU核心
的方式。利用高密度互連技術將EMIB和Foveros結合,實現低功耗的高頻寬,以及更好的
I / O密度。Co-EMIB允許兩個或更多個Foveros元件互連,而基本上具備的是單個晶片的
性能。除此之外,亦可連結極低功耗的記憶體。
ODI:是一種70mm厚的垂直鏈路,用於為晶片供電。透過全方向互連的技術,使得頂部的
晶片可以如同EMIB一般,與其他小晶片水平通訊,甚至還可以與下方基板中的矽通孔
(through-silicon vias, TSVs),用類似Foveros的方式進行垂直通訊。ODI的垂直通孔比
傳統TSV大的多,如此一來,電阻將會更低。在提供更強的電力傳輸時,亦減少了基板晶
片所需的TSV數量,間接釋放更多的面積,優化晶片的尺寸。
MDIO(Management Data Input/Output):是下一代英特爾的先進介面匯流排(AIB),用於
堆疊小晶片的物理接口。建構在英特爾的先進介面匯流排(Advanced Interface Bus,
AIB)端口物理層(Port Physical Layer, PHY)上的技術,MDIO透過晶片級知識產權資料庫
設計出的模塊化方法,使其能夠提供更高的功效,而且是AIB提供的網路傳輸速度(pin
speed)和頻寬密度(bandwidth density)兩倍多。
英特爾已經出貨多達100萬個CPU / GPU整合模塊,採用EMIB技術於Stratix X FPGA和
Kaby Lake G。明年(2020)將推出Lakefield,預計將成為首款使用Foveros整合晶片的筆
記型電腦。
英特爾表示,未來會遇到幾個障礙。首先在20-35mm之間,必須克服從焊接過渡到非焊接
互連;還有目前某些晶片堆疊的產量低至20%,這是一個更大的挑戰。所以,英特爾為其
自主開發的晶片測試儀設計了一個新模塊,可以使單晶片更確定在模塊中的性能,使8晶
片堆疊的產量超過70%。
--
新聞來源:https://bit.ly/2NOewgB
本文:
英特爾於2019年7月9日SEMICON West會議上展示了新封裝技術,包括崁入式多晶片互連橋
接(Embedded Multi-Die Interconnect Bridge, EMIB)和Foveros結合的新用途、以及全
新的全方向互連(Omni-Directional Interconnect, ODI)技術。
封裝技術是允許多個製程共同參與於各種計算引擎當中,儘管其性能參數類似單個晶片,
但該平台卻可以超越其尺寸的限制。因此,英特爾的產品涵蓋了2D和3D的方式。
英特爾在SEMICON West公布的三種新技術,包括:
Co-EMIB:結合2D和3D堆疊技術,可能會首次用作連接Aurora超級計算機中CPU和GPU核心
的方式。利用高密度互連技術將EMIB和Foveros結合,實現低功耗的高頻寬,以及更好的
I / O密度。Co-EMIB允許兩個或更多個Foveros元件互連,而基本上具備的是單個晶片的
性能。除此之外,亦可連結極低功耗的記憶體。
ODI:是一種70mm厚的垂直鏈路,用於為晶片供電。透過全方向互連的技術,使得頂部的
晶片可以如同EMIB一般,與其他小晶片水平通訊,甚至還可以與下方基板中的矽通孔
(through-silicon vias, TSVs),用類似Foveros的方式進行垂直通訊。ODI的垂直通孔比
傳統TSV大的多,如此一來,電阻將會更低。在提供更強的電力傳輸時,亦減少了基板晶
片所需的TSV數量,間接釋放更多的面積,優化晶片的尺寸。
MDIO(Management Data Input/Output):是下一代英特爾的先進介面匯流排(AIB),用於
堆疊小晶片的物理接口。建構在英特爾的先進介面匯流排(Advanced Interface Bus,
AIB)端口物理層(Port Physical Layer, PHY)上的技術,MDIO透過晶片級知識產權資料庫
設計出的模塊化方法,使其能夠提供更高的功效,而且是AIB提供的網路傳輸速度(pin
speed)和頻寬密度(bandwidth density)兩倍多。
英特爾已經出貨多達100萬個CPU / GPU整合模塊,採用EMIB技術於Stratix X FPGA和
Kaby Lake G。明年(2020)將推出Lakefield,預計將成為首款使用Foveros整合晶片的筆
記型電腦。
英特爾表示,未來會遇到幾個障礙。首先在20-35mm之間,必須克服從焊接過渡到非焊接
互連;還有目前某些晶片堆疊的產量低至20%,這是一個更大的挑戰。所以,英特爾為其
自主開發的晶片測試儀設計了一個新模塊,可以使單晶片更確定在模塊中的性能,使8晶
片堆疊的產量超過70%。
--
Tags:
工程師
All Comments
By Bethany
at 2019-07-15T22:46
at 2019-07-15T22:46
By Carol
at 2019-07-17T07:14
at 2019-07-17T07:14
Related Posts
發哥E8已經底薪300年薪500了是嗎?
By Hedy
at 2019-07-11T01:05
at 2019-07-11T01:05
日管制對韓出口 有利台積
By Rachel
at 2019-07-10T23:39
at 2019-07-10T23:39
發哥E8已經底薪300年薪500了是嗎?
By Annie
at 2019-07-10T23:23
at 2019-07-10T23:23
天線寶寶出入選擇
By Olivia
at 2019-07-10T21:51
at 2019-07-10T21:51
內科跟竹科 誰的交通比較亂?
By Agnes
at 2019-07-10T21:35
at 2019-07-10T21:35