面試被問後段製程為什麼半導體蓋那麼高 - 面試

※ 引述《mytaiwan (轉角遇到困難)》之銘言：
: 如題，面試某科技廠時被問CMP和BEOL這些方向，結果人資問BEOL為什麼要蓋那麼高（
示
: 意圖）我說訊號傳遞，人資說能不能再清楚一點，然後我也不知道怎麼掰了。回到家還
是
: 在想為什麼要一直堆疊，可是谷歌的結果也是沒答案，各位鄉民知道嗎？
: https://i.imgur.com/EGNtsRB.jpg


乾…連這個都答不出來

平常在板上洗臉人資 結果一問就倒

會越蓋越高這情況只有在邏輯電路比較常見

Dram 後段相對簡單很多

原因是因為 相同面積下要增加電晶體密度

只能往垂直發展（例如：固態硬碟就是3D閘）

另一個原因是電路功能越多 繞線就越複雜

當然只能越疊越多層

還有一個原因是如果不是用EUV ,hard mask 也會隨著尺寸縮小越疊越多層
（有些hard mask 就會留著沒去掉）



以後答不出來 記得跟人資要電話 說回去查清楚再回覆她….懂？



--