半導體製程整合心得 - 工程師

由於小弟在Fab也做了幾年製程整合，這邊整理一下製程整合會碰到，而且需要具備
的相關知識心得。希望可以對想要進入或剛進入製程整合的新人有所幫助~

如果有誤，再麻煩指正，感謝~

===============================================
首先，整個半導體產業最終的目的就是做出可以運算/感測/放大...各種訊號的晶片
，所以一定要記得，Fab做出來的東西是要通電的。有很多做製程的工程師，做到最後對
製程很熟悉，但是卻不知道為什麼要這麼做

(Ex:為什麼要HKMG? 為甚麼要contact下面一定要重參雜? 為什麼poly也要打IMP?)

我們可以先看下面這張電路階層圖，這張圖由下到上展現了從元件開發到電路設計的
關係，從最下面的MOS/電阻/電感...到上面的邏輯閘，再到最後設計出的電路功能。

https://imgur.com/ad1HQIV

這張圖中展示了Fab和豬屎屋之間的關係，Fab是Bottom up來看電路，主要負責各種
Device特性開發，例如:MOS/Cap/電阻/電容...。而其中就牽涉到半導體元件，製程，量
子物理，光學，化學...等等基礎科學。

另一方面，豬屎屋則是Top down來看電路，從一開始晶片應用領域(是CIS，HPC，還
是高壓電路?)，到電路設計/模擬...，主要需要熟悉電子電路，數位，類比，計算機...
。

而其中，PDK就扮演了溝通橋梁，PDK內含的平台文件就可以讓Designer知道，各種電
子元件會出現的Performance，並且進行模擬/設計。而PDK也會讓製程整合知道，製程
Spec該如何制定卡控。

===============================================
而從製程平台的角度來看，可以分成幾個階段
https://imgur.com/cre4aqz

1. 製程平台開發
主要由TD或RD執行，這階段需要了解客戶會用到甚麼樣的元件，操作電壓，漏電大小，
SOA...，並且搭配場內製程，來開發元件。而有了基本的製程flow，就可以實際跑實驗
Lot，撒split條件，確認有沒有打到目標。

實驗Lot跑完了，就可以準備做model，這時就要提供Si data給model team，生出SPICE
model，也要制定電性 spec，最後才能送Qual驗證可靠度

而其中也牽涉到IP驗證，IP需要在廠內製程Run過之後，才能實際送給IP house驗證，避
免因製程差異而function異常。

2. 製程平台改良
主要由TD執行，平台OK之後，客戶才會下單NTO，而過程中製程整合需要做窗口，不管是
DRC有問題，產能時程問題，各式各樣的問題都要回答客戶。

而初期Pi-run，需要確認各項製程Window足夠，有了製程Window才有電性Window，最後才
有良率Window

3. 製程平台量產
初期Pi-run結束後，到一定量，就會轉量產，量產就會專門做製程改善，Inline Cpk改善
，抓commom tool，產能改善...

https://imgur.com/Pl9qP2K
https://imgur.com/Suqou1k
===============================================
老實說，製程整合在Fab真的需要蠻長的訓練期，1~2年可能都還是新人，做不出什麼貢獻
，畢竟初期光是要把製程和電性關係了解，就要花很多時間。所以一開始都在帶Lot。

而製程和電性關係了解之後，才可能去調動製程條件，把電性做調整。而這一切的核心其
實還是半導體元件物理，真的建議找本課本，或開放式課程看看。


製程整合在Fab需要接觸很多面向，幾乎甚麼事情都會變成整合要做Owner
(Ex:
產品Low yield --> 整合找module 討論root cause
Device Qual不過--> 整合找Q 討論root cause
Pi-run交期太慢 --> 整合找生管幫忙)

所以整合常常要做溝通橋梁，一邊是客戶，一邊是廠內Module，很需要溝通技巧，合作能
力

而接觸面廣，有好處也有壞處。整合可能是process懂一點，Model懂一點，Device懂一點
，良率分析懂一點，Qual懂一點...。但反過來說，也是因為什麼都要碰所以也才能與豬
屎屋溝通，所以也有人之後就跳去客戶端發展。

--