由於在版上獲益良多
故在此分享面試心得
基本介紹
小弟大學電機系115畢業
研究所電機所116畢業
因為想在台北工作所以都找台北的公司比較多
下面由面試順序作為排序
◎炬力(通訊數位IC設計工程師)
一個主管面試
先自我介紹接著問論文
要我寫C(暫存器)=A+B的Verilog code
原本要走的時候 說二面的主管剛好在
就要我直接二面
沒有自我介紹也沒有要聽論文
只問了一題
Y=a7*X^7+a6*X^6+a5*X^5+a4*X^4+...+a1*X^1+a0
(a7~a0是係數，X是輸入，Y是輸出)
的硬體最少化你會怎麼設計
我沒有回答出來...
結果：無聲卡
◎矽創(IC系統應用工程師)
一面(內湖)：
進去先進行40分鐘電腦仿多益英文測驗
接著性向測驗與專業問題測驗
專業問題共七題
然後開始主管面談
就自我介紹還有碩士論文介紹
大部分都問碩論的東西
還有介紹這個職缺
二面(內湖)：
一個主管來面談
問我為什麼要選2類、為什麼要選那個大學、為什麼要選那個研究所
接著就是告訴我進來需要自己學會時間管理
因為這邊很自由
大約30分鐘就結束了
結果：offer get
◎Garmin(電子工程師)
先進行40分鐘電腦英文測驗與20分鐘性向測驗
接著兩個主管近來面談
就自我介紹+論文介紹後
稍微提問後就開始介紹他們的工作
由於他們是美商的公司所以英文能力很重要
面試的過程相談甚歡
結果：感謝函(PS.應該是英文不夠好)
◎笙科(數位IC設計工程師)
面試地點在內湖
三個主管跟我面試
一開始先跟我介紹一下這個職缺要做什麼
接著我自我介紹後開始提問
大部分都是問修課內容
但不是課程的問題，而是問你課程學到什麼
有問說有沒有使用過FPGA板
結果：offer get
◎通泰
先考30分鐘智力測驗(大約20題有些滿難的)
再來考專業問題
總共好像5題
1.inverter的CMOS 要你畫輸出曲線
2.反向放大器的增益是多少
3.給一個電路要你畫真值表
4.Latch的輸入輸出時序圖
5.3倍的除頻器要怎麼設計，畫出邏輯閘(不是要你寫verilog)
第一個主管進來
就先自我介紹
然後主管說RD是一個很寂寞的工作
常常要一個人想，可能一天都在座位上想
問我能不能接受
接著介紹一下他們的工作內容
結束後第二個主管進來
一樣介紹一下工作內容
然後討論薪水與福利
就結束了
結果：offer get
◎聯發科(4G基頻數位IC設計工程師/數位IC設計工程師)
安排了三場面試，我只去了兩場
第一場來了6個主管...
一開始先自我介紹還有碩士論文介紹
這部分問得非常非常非常仔細
要對論文內容非常熟悉才行
其中有問到知不知道 Clock gating
為什麼我論文沒有使用這個技巧
論文問完後有問自我介紹裡面我寫的內容
然後問我畢業後到現在都在做什麼(小弟九月畢業、12月當完補充兵)
接著各個主管介紹各部門的工作內容
最後要我提問看有什麼問題
第二場來了1個主管
自我介紹後
問我upsample與downsample對於頻譜及大小的變化
接著介紹工作內容
然後原本要通知處長直接二面
只是處長有事情改約其他天
結果：因為聯發科沒有台北的職缺所以後來就沒有進行二面
以上如果公司有覺得不妥的地方，請通知我，我會馬上刪除
--
故在此分享面試心得
基本介紹
小弟大學電機系115畢業
研究所電機所116畢業
因為想在台北工作所以都找台北的公司比較多
下面由面試順序作為排序
◎炬力(通訊數位IC設計工程師)
一個主管面試
先自我介紹接著問論文
要我寫C(暫存器)=A+B的Verilog code
原本要走的時候 說二面的主管剛好在
就要我直接二面
沒有自我介紹也沒有要聽論文
只問了一題
Y=a7*X^7+a6*X^6+a5*X^5+a4*X^4+...+a1*X^1+a0
(a7~a0是係數，X是輸入，Y是輸出)
的硬體最少化你會怎麼設計
我沒有回答出來...
結果：無聲卡
◎矽創(IC系統應用工程師)
一面(內湖)：
進去先進行40分鐘電腦仿多益英文測驗
接著性向測驗與專業問題測驗
專業問題共七題
然後開始主管面談
就自我介紹還有碩士論文介紹
大部分都問碩論的東西
還有介紹這個職缺
二面(內湖)：
一個主管來面談
問我為什麼要選2類、為什麼要選那個大學、為什麼要選那個研究所
接著就是告訴我進來需要自己學會時間管理
因為這邊很自由
大約30分鐘就結束了
結果：offer get
◎Garmin(電子工程師)
先進行40分鐘電腦英文測驗與20分鐘性向測驗
接著兩個主管近來面談
就自我介紹+論文介紹後
稍微提問後就開始介紹他們的工作
由於他們是美商的公司所以英文能力很重要
面試的過程相談甚歡
結果：感謝函(PS.應該是英文不夠好)
◎笙科(數位IC設計工程師)
面試地點在內湖
三個主管跟我面試
一開始先跟我介紹一下這個職缺要做什麼
接著我自我介紹後開始提問
大部分都是問修課內容
但不是課程的問題，而是問你課程學到什麼
有問說有沒有使用過FPGA板
結果：offer get
◎通泰
先考30分鐘智力測驗(大約20題有些滿難的)
再來考專業問題
總共好像5題
1.inverter的CMOS 要你畫輸出曲線
2.反向放大器的增益是多少
3.給一個電路要你畫真值表
4.Latch的輸入輸出時序圖
5.3倍的除頻器要怎麼設計，畫出邏輯閘(不是要你寫verilog)
第一個主管進來
就先自我介紹
然後主管說RD是一個很寂寞的工作
常常要一個人想，可能一天都在座位上想
問我能不能接受
接著介紹一下他們的工作內容
結束後第二個主管進來
一樣介紹一下工作內容
然後討論薪水與福利
就結束了
結果：offer get
◎聯發科(4G基頻數位IC設計工程師/數位IC設計工程師)
安排了三場面試，我只去了兩場
第一場來了6個主管...
一開始先自我介紹還有碩士論文介紹
這部分問得非常非常非常仔細
要對論文內容非常熟悉才行
其中有問到知不知道 Clock gating
為什麼我論文沒有使用這個技巧
論文問完後有問自我介紹裡面我寫的內容
然後問我畢業後到現在都在做什麼(小弟九月畢業、12月當完補充兵)
接著各個主管介紹各部門的工作內容
最後要我提問看有什麼問題
第二場來了1個主管
自我介紹後
問我upsample與downsample對於頻譜及大小的變化
接著介紹工作內容
然後原本要通知處長直接二面
只是處長有事情改約其他天
結果：因為聯發科沒有台北的職缺所以後來就沒有進行二面
以上如果公司有覺得不妥的地方，請通知我，我會馬上刪除
--
All Comments